当我的Altera FPGA上的DEV_CLRn引脚使能时，配置了预置控制的寄存器如何响应？

当DEV_CLRn在具有预设控制的寄存器上置为有效并配置为使用Quartus II逻辑选项“上电电平”上电时，有一个组合逻辑为寄存器的清零和预置端口供电，控制寄存器的行为。使用上电高电平选项。登记册
断言DEV_CLRn时将输出逻辑“1”。