并行闪存加载器宏功能(PFL)“pfl_flash_access_request”输出信号是否保证在整个PFL访问闪存期间保持高电平?-Altera-Intel社区-FPGA CPLD-ChipDebug