并行闪存加载器宏功能(PFL)“pfl_flash_access_request”输出信号是否保证在整个PFL访问闪存期间保持高电平?Altera_wiki6年前发布50 只要PFL正在访问闪存,“pfl_flash_access_request”信号就会为高。 FPGAFPGA-CPLDIntel/AlteraSoCs英特尔/阿尔特拉
没有回复内容