错误:断言错误:OUTCLOCK_ALIGNMENT(90.00_DEGREES)设置为非法值-Altera-Intel社区-FPGA CPLD-ChipDebug

错误:断言错误:OUTCLOCK_ALIGNMENT(90.00_DEGREES)设置为非法值

在以下条件下实现ALTLVDS_TX宏功能时,可能会在Quartus®II10.0或10.1 SP1版本中生成此错误或具有不同相位设置的类似错误:

  • 使用外部PLL选项已启用。
  • ‘tx_outclock’相对于’tx_out’选项的相位对齐是什么设置为0°或180°以外的值。

当使用ALTLVDS_TX宏功能中的外部PLL选项时,此选项的唯一有效设置为0°或180°。如果您希望对0x或180°以外的tx_outclock使用相移,请从外部PLL创建第四个时钟输出端口,以实现所需的相移。

从Quartus II软件版本11.0开始,此下拉列表中不显示无效设置。

请登录后发表评论

    没有回复内容