使用ModelSim 6.2及更高版本时,为什么会看到不正确的仿真结果?-Altera-Intel社区-FPGA CPLD-ChipDebug

使用ModelSim 6.2及更高版本时,为什么会看到不正确的仿真结果?

在ModelSim®SE或PE或QuestaSim™软件版本6.2和6.3f中仿真Quartus®II软件生成的网表时,您可能会看到不正确的仿真结果,因为存在优化问题。

对于ModelSim和QuestaSim软件v6.2,请使用以下方法之一禁用优化并解决此问题:

  • 编辑modelsim.ini中VoptFlow设置:
    VoptFlow = 0 ; (默认为1)
    (Quartus II NativeLink可能会覆盖modelsim.ini文件)
  • 指定-novopt ; vsim命令行上的选项:
    vsim -novopt work.rtl_conf
  • 在ModelSim或QuestaSim GUI中,在“ 开始仿真”窗口中关闭“ 优化

对于ModelSim和QuestaSim软件v6.3f,Altera®ALTSYNCRAM模型存在问题。

要解决此问题,请在编译Altera VHDL库时关闭优化并使用-opt=-clkOpt ;使用vcom命令。例如:

vcom -opt=-clkOpt -work altera_mf altera_mf.vhd ;

注意:如果通过双击工作空间查看器中的顶级文件来启动仿真,则ModelSim默认情况下会运行优化。因此,您应该通过仿真菜单或命令行开始仿真。

请登录后发表评论

    没有回复内容