为什么我会获得与INTERQUAD_TXRX_CLK,SPINE_CLOCK或CLOCK CONTROL BLOCK相关的“以下节点使用相同资源”错误?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么我会获得与INTERQUAD_TXRX_CLK,SPINE_CLOCK或CLOCK CONTROL BLOCK相关的“以下节点使用相同资源”错误?

当设计同时使用基本(PMA直接)或确定模式下的GXB收发器通道和软CDR模式下的LVDS通道时,您可能会看到此类错误。

这些错误与GXB收发器通道和LVDS通道之间的PCLK时钟网络资源共享冲突有关。

以下变通方法可能会有所帮助:

1.在Assignment Editor中关闭收发器接口时钟全局信号分配。这将迫使收发器时钟利用其他时钟资源。具有大扇出的时钟可能难以满足时序。您可以尝试在扇出较小的时钟上进行此分配,以避免此类时序问题。

2.修改受影响的收发器通道或LVDS通道的位置放置。

如果它无法解决问题,您可以在 http://mySupport.altera.com上 提交服务请求

请登录后发表评论

    没有回复内容