打开在时钟视频输出II IP核中生成用于外部同步的显示端口输出选项-Altera-Intel社区-FPGA CPLD-ChipDebug