对于单列DDR3 DIMM,自刷新无法正常工作-Altera-Intel社区-FPGA CPLD-ChipDebug

对于单列DDR3 DIMM,自刷新无法正常工作

对于DDR3寄存DIMM设计,自刷新功能在仿真或硬件中无法正常工作,其中芯片选择数设置为1并启用了启用自刷新控制

此问题将在具有UniPHY的DDR2和DDR3 SDRAM控制器的未来版本中得到修复。

解决/修复方法

在编辑器中打开alt_mem_if_nextgen_ddr3_controller_core.valt_mem_if_ddr3_controller_top.sv文件并更改以下行:

.MEM_IF_CKE_WIDTH (MEM_IF_CS_WIDTH),

.MEM_IF_CKE_WIDTH (CTL_CS_WIDTH),

请登录后发表评论

    没有回复内容