DPCD 1.1地址支持的DisplayPort接收器中的LINK_QUAL_PATTERN_SET-Altera-Intel社区-FPGA CPLD-ChipDebug

DPCD 1.1地址支持的DisplayPort接收器中的LINK_QUAL_PATTERN_SET

当不使用GPU时,DisplayPort IP核接收器支持DPCD 1.1地址(00102h)的LINK_QUAL_PATTERN_SET而不是DPCD 1.2地址(0010Bh-0010Eh)。

此问题可能导致物理层(PHY)CTS测试失败。

解决/修复方法

要避免此问题,请使用DPCD 00102h地址设置LINK_QUAL_PATTERN_SET值,或启用“启用GPU控制”。

此问题已在DisplayPort IP内核的14.1版中得到修复。

请登录后发表评论

    没有回复内容