在100GbE PHY IP内核中,CAUI-4设计示例可能会显示保持或删除时序违规-Altera-Intel社区-FPGA CPLD-ChipDebug