DDR控制器在AFI模式下设计,仿真中存储器突发长度为2-Altera-Intel社区-FPGA CPLD-ChipDebug