DDR控制器在AFI模式下设计,仿真中存储器突发长度为2Altera_wiki6年前发布240该帖子内容已隐藏,请评论后查看登录后继续评论登录注册FPGAFPGA-CPLDIntel/AlteraSoCs英特尔/阿尔特拉
没有回复内容