为什么生成的带有RS-FEC示例设计的英特尔®Stratix®10100G以太网软IP无法完成仿真?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么生成的带有RS-FEC示例设计的英特尔®Stratix®10100G以太网软IP无法完成仿真?

由于英特尔®Quartus®PrimePro软件版本17.1.1生成的示例设计的仿真测试平台存在问题,因此仿真无法完成。您将看到仿真在数据包10处挂起,如下所示。

************************************************** *

**************准备好了******************

************************************************** *

传输测试数据

**发送包1 …

**发送数据包2 …

**发送包3 …

**发送数据包4 …

**发送包5 …

**发送数据包6 …

**发送包7 …

**发送数据包8 …

**发送数据包9 …

**发送包10 …

请登录后发表评论

    没有回复内容