为什么在ALTSYNCRAM IP的VCS仿真期间,当我从同一地址写入时读取时,我看到的值不正确?Altera_wiki6年前发布460 由于ALTSYNCRAM IP模型存在问题,在使用VCS *仿真器进行仿真时,写入期间的双时钟读取将显示不正确的行为。此问题仅存在于仿真中,实际硬件操作不受影响。 FPGAFPGA-CPLDIntel/AlteraSoCs英特尔/阿尔特拉
没有回复内容