MIG v3.5,Spartan-6  – 自刷新路径 – 综合设计在时序上失败-Altera-Intel社区-FPGA CPLD-ChipDebug