为什么英特尔®Stratix®10PCIe * HIP在根端口模式下推断锁存?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么英特尔®Stratix®10PCIe * HIP在根端口模式下推断锁存?

在根端口模式下使用英特尔®Stratix®10PCIe * IP内核时,将在分析和综合过程中报告以下推断锁存警告:

警告(13228):altera_pcie_s10_rp_reg.sv上的Verilog HDL或VHDL警告(368):为eop_cycles [3]推断锁存器

此问题已被确认为错误。

请登录后发表评论

    没有回复内容