为什么Intel Cyclone V器件的高PCI Express硬IP的serdes_pll_locked信号没有锁定?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么Intel Cyclone V器件的高PCI Express硬IP的serdes_pll_locked信号没有锁定?

由于英特尔®Quartus®主要软件存在问题,包含6个收发器通道和两个PCIe *硬IP的英特尔®Cyclone®V器件将出现上部PCIe *硬IP的serdes_pll_locked信号无法锁定的问题。较低的PCIe硬IP没有此问题,并且工作正常。

请登录后发表评论

    没有回复内容