为什么在使用Aldec Riviera-PRO进行仿真时,RapidIO II设计示例会失败?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么在使用Aldec Riviera-PRO进行仿真时,RapidIO II设计示例会失败?

英特尔®Quartus®Prime版本17.1和17.1.1中的英特尔®Stratix®10RapidIO * II设计示例在使用Aldec的Riviera-Pro * 2017.02进行优化时可能会失败。

解决/修复方法

如果使用Riviera-Pro * 2017.02关闭优化。

此问题计划在未来版本的Intel®Quartus®Prime软件中修复。

请登录后发表评论

    没有回复内容