为什么在尝试仿真Max 10 ADC IP时会看到错误?-Altera-Intel社区-FPGA CPLD-ChipDebug