为什么Arria 10显示端口IP核不合规?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么Arria 10显示端口IP核不合规?

由于英特尔®Arria®10显示端口IP内核存在问题,Arria 10 FPGA器件电源引脚VCCR_GXBVCCT_GXB需要为1.03V才能满足显示端口兼容性规范。

解决/修复方法

确保Arria 10 FPGA VCCR_GXB和VCCT_GXB引脚使用1.03V供电,以满足显示端口符合性规范。

将更新显示端口IP内核用户指南的v17.1版本,以反映VCCR_GXB和VCCR_GXT电源引脚电压电平要求。

请登录后发表评论

    没有回复内容