在Arria 10器件中使用低延迟10G MAC IP内核时,如何放置收发器PLL以减少抖动?Altera_wiki6年前发布10该帖子内容已隐藏,请登录后查看登录后继续查看登录注册FPGAFPGA-CPLDIntel/AlteraSoCs英特尔/阿尔特拉
没有回复内容