在Arria 10器件中使用低延迟10G MAC IP内核时,如何放置收发器PLL以减少抖动?-Altera-Intel社区-FPGA CPLD-ChipDebug