为什么仿真网表(.vho / .vo)文件中的双向端口存在错误的输出端口而不是inout端口?-Altera-Intel社区-FPGA CPLD-ChipDebug