错误:(vsim-3389)/ .v(3074):在连接的模块中找不到Prot’sclr’(第6个连接)。-Altera-Intel社区-FPGA CPLD-ChipDebug

错误:(vsim-3389)/ .v(3074):在连接的模块中找不到Prot’sclr’(第6个连接)。

由于Quartus®PrimeStandard Edition 16.1及更早版本中的问题,在仿真ALTFP_LOG IP时可能会看到此错误。

解决/修复方法

要解决此问题,请注释文件中的sclr端口<ALTFP_LOG IP名称> .v:

altsquare squarer

.aclr(ACLR),

.clock(时钟),

。数据(squarerIn),

.ena(CLK_EN),

。结果(wire_squarer_result)

`ifndef FORMAL_VERIFICATION

// synopsys translate_off

`ENDIF

//

//.sclr(1’b0)

`ifndef FORMAL_VERIFICATION

// synopsys translate_on

`ENDIF

);

计划在Quartus Prime Standard Edition软件的未来版本中修复此问题。

请登录后发表评论

    没有回复内容