时钟“dut | wys~CORE_CLK_OUT”的时钟目标“* | altpcie_a10_hip_pipen1b | wys | core_clk_out”与其时钟源之间不存在路径。假设源时钟延迟为零。