为什么有些Arria 10器件在VCC设置为0.90V与0.95V相比时EPE / QPA中的VCC静态电流消耗较高?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么有些Arria 10器件在VCC设置为0.90V与0.95V相比时EPE / QPA中的VCC静态电流消耗较高?

受影响的器件:10AX016,10AS016,10AX022,10AS022,10AX027,10AS027,10AX032,10AS032,10AX048,10AS048

在上述Arria®10器件中,当VCC为0.90V时,漏电流可能高于VCC为0.95V时的漏电流。由于漏电流较高,当Vcc为0.90V时,EPE和QPA将报告较高的VCC静态电流消耗,而0.95V。虽然当VCC为0.90V时VCC静态电流可以高于0.95V,但当VCC为0.90V时,VCC动态电流会更低。强烈建议始终参考Early Power Estimator或Quartus Power Analyzer中用于电路板设计的总电流消耗。

解决/修复方法

只要您在Arria 10 Early Power Estimator或Quartus Power Analyzer中设计电路板,就可以报告当前值和建议的裕量。

请登录后发表评论

    没有回复内容