当我编译针对Stratix IV GX器件的CPRI MegaCore时,为什么会看到保持时间违规?-Altera-Intel社区-FPGA CPLD-ChipDebug