为什么我的HDL生成的代码中有更多端口用于我的黑盒功能,而不是我在DSP Builder中指定的端口?Altera_wiki6年前发布100该帖子内容已隐藏,请评论后查看登录后继续评论登录注册FPGAFPGA-CPLDIntel/AlteraSoCs英特尔/阿尔特拉
没有回复内容