为什么我的HDL生成的代码中有更多端口用于我的黑盒功能,而不是我在DSP Builder中指定的端口?-Altera-Intel社区-FPGA CPLD-ChipDebug