根端口总线功能模型(BFM)和端点设计示例不可用-Altera-Intel社区-FPGA CPLD-ChipDebug