如果我的设计未通过DCD(占空比失真)一致性测试,是否对使用Altera EMIF(外部存储器接口)IP的DDR时序有任何顾虑?Altera_wiki6年前发布120该帖子内容已隐藏,请登录后查看登录后继续查看登录注册FPGAFPGA-CPLDIntel/AlteraSoCs英特尔/阿尔特拉
没有回复内容