串行数字接口II在reconfig_clk域上的pif_interface_sel上设置时间违规-Altera-Intel社区-FPGA CPLD-ChipDebug