为什么MAX +PLUS®II软件会忽略VHDL实例化的端口映射中的所有运算符? (MAX + PLUS II VHDL)-Altera-Intel社区-FPGA CPLD-ChipDebug