即使选择了Verilog HDL,为什么FIR Compiler II会生成VHDL文件?-Altera-Intel社区-FPGA CPLD-ChipDebug