错误(10001):Verilog HDL或VHDL错误的.vhd(  ):不支持对全局信号或变量的引用-Altera-Intel社区-FPGA CPLD-ChipDebug