错误(10001):Verilog HDL或VHDL错误的.vhd( ):不支持对全局信号或变量的引用Altera_wiki6年前发布50该帖子内容已隐藏,请登录后查看登录后继续查看登录注册FPGAFPGA-CPLDIntel/AlteraSoCs英特尔/阿尔特拉
没有回复内容