SerialLite III Streaming 14.1 Arria 10示例设计无法编译-Altera-Intel社区-FPGA CPLD-ChipDebug

SerialLite III Streaming 14.1 Arria 10示例设计无法编译

针对Arria 10器件的变体的SerialLite III Streaming示例设计无法在Quartus II软件v14.1中进行编译。

当您打开Arria 10示例设计项目时,IP Upgrade会提示您升级IP内核。但是,执行此操作后,软件会生成错误。

解决/修复方法

此问题没有解决方法。

此问题将在SerialLite III Streaming IP核的未来版本中修复。

请登录后发表评论

    没有回复内容