为什么内存复位输出端口在内存控制器中不受限制?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么内存复位输出端口在内存控制器中不受限制?

在Quartus®II软件中,TimeQuest工具可以报告UniPHY或ALTMEMPHY存储控制器的无约束路径。到存储器器件的mem_reset_n输出信号是异步信号,并且对于它何时可以变低或变高没有限制。因此,该信号不受存储器IP的约束。

请登录后发表评论

    没有回复内容