用户指南中是否存在POS PHY Level 4(SPI-4.2)发送器FIFO阈值高(FTH)值的已知问题?-Altera-Intel社区-FPGA CPLD-ChipDebug

用户指南中是否存在POS PHY Level 4(SPI-4.2)发送器FIFO阈值高(FTH)值的已知问题?

在Altera®POSPHY Level 4 MegaCore™功能用户指南版本9.1中,第3-15页 在“ FIFO缓冲阈值高(FTH)”描述的段落下,请忽略下面用斜体文本显示的用户指南部分,而是使用下面以粗体显示文本:

对于32位数据路径变化, N = 4或8个字节

对于64位数据路径变化, N = 8或16字节

对于128位数据路径变化, N = 16个字节

 

1 32位和64位变化 的N 字节值取决于Atlantic接口宽度。如果Atlantic接口宽度大于数据路径宽度, 则使用 N的较大值

以下是更正后的文字:

对于32位数据路径变化, N = 4或8个字节

对于64位数据路径变化, N = 8或16字节

对于128位数据路径变化, N = 16或32字节

 

1 N 字节值取决于Atlantic接口宽度和“Lite发送器”设置。

下表显示了基于变送器设置的N个字节值:

表1 – Altantic FIFO FTH值

 

图1

请登录后发表评论

    没有回复内容