在Quartus II软件中编译Altera三速以太网(TSE)IP时,为什么会看到明确的框输出文件警告?-Altera-Intel社区-FPGA CPLD-ChipDebug

在Quartus II软件中编译Altera三速以太网(TSE)IP时,为什么会看到明确的框输出文件警告?

由于自动生成的三速以太网(TSE)IP QIP文件存在问题,您可能会在Quartus®II软件中编译包含TSE IP的设计时看到下面的警告。

警告(12136):清除框输出文件<…> / altera_tse_altgx_civgx_gige.v与当前编译不兼容。使用重新生成的输出文件<…> / db / altera_tse_altgx_civgx_gige.v进行详细说明
警告(12136):清除框输出文件<…> / altera_tse_altgx_civgx_gige_wo_rmfifo.v与当前编译不兼容。使用重新生成的输出文件<…> / db / altera_tse_altgx_civgx_gige_wo_rmfifo.v进行详细说明

这些警告的原因是自动生成的TSE QIP文件包含所有器件的文件列表和IP的所有变体,而不是生成的实现所需的特定文件。

解决/修复方法

这些警告可以忽略。

如果您想删除这些警告,那么您应该在自动生成的TSE QIP文件中注释掉有问题的行。

计划在TSE IP的未来版本中解决此问题。

请登录后发表评论

    没有回复内容