针对Arria V GZ器件的9.8G CPRI IP核变化无法实现时序收敛

要获得更好的时序收敛结果，请执行以下操作：

• 要避免PCS-PLD路径上的保持时间违规，请通过添加以下分配，在Quartus II Fitter设置中关闭沿此路径的寄存器打包：

set_instance_assignment -name AUTO_PACKED_REGISTERS_STRATIXII OFF -to *gen_cpri_rx*buf_wr_data*

set_instance_assignment -name AUTO_PACKED_REGISTERS_STRATIXII OFF -to *gen_phy_loop*buf_wr_data*

• 要避免PLD-PCS路径上的建立时间违规，请将set_max_delay分配添加到过度set_max_delay时序。

此问题将在CPRI MegaCore功能的未来版本中修复。