为什么EMIF Toolkit DQ输出延迟值与DQ输入延迟值相比较大?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么EMIF Toolkit DQ输出延迟值与DQ输入延迟值相比较大?

EMIF调试工具包中报告的DQ / DQS / DM的延迟值是正在使用的延迟链抽头的数量。数字是绝对设置,不应将大数字视为错误。抽头的总数非常大,并且起始设置在中间,以便在校准期间可以在两个方向上调整DQS到DQ对准以优化数据有效窗口。
请登录后发表评论

    没有回复内容