Arria 10 DisplayPort设计的时序违规

当您为Arria 10器件运行DisplayPort设计时，该设计可能会遇到rx_restart信号的时序违规。该信号在DisplayPort IP内核中以rx_std_clkout为时钟，但连接到在Avalon存储器映射（Avalon-MM）时钟域上运行的复位控制器中的复位引脚。