错误:无法在模块正文中重新声明在端口声明列表中声明的<design> .v object <port>处的Verilog HDL或VHDL错误。Altera_wiki6年前发布690该帖子内容已隐藏,请评论后查看登录后继续评论登录注册FPGAFPGA-CPLDIntel/AlteraSoCs英特尔/阿尔特拉
没有回复内容