错误：无法在模块正文中重新声明在端口声明列表中声明的<design> .v object <port>处的Verilog HDL或VHDL错误。