如何为TimeQuest,Fitter或Analysis&Synthesis指定不同的时序约束?-Altera-Intel社区-FPGA CPLD-ChipDebug