刷新预充电命令时序违规-Altera-Intel社区-FPGA CPLD-ChipDebug

刷新预充电命令时序违规

使用早于11.0的高性能控制器(HPC II)版本创建的基于ALTMEMPHY的设计, 启用了“ 启用用户自动刷新控制”选项,违反了刷新预充电命令时序,违反了JEDEC要求。

此问题会影响在11.0之前版本的HPC II中创建的所有设计,并启用“启用用户自动刷新控制”选项。

您的设计无法仿真,也无法在硬件中运行。

解决/修复方法

要满足JEDEC要求,请执行以下步骤:

  1. 打开alt_ddrx_bank_timer.v文件。
  2. 找到以下命令:
  3. cs_can_precharge_all [w_cs] = chip_idle;

    并改为:

    cs_can_precharge_all [w_cs] = power_saving_enter_ready [w_cs] & chip_idle;

此问题将在以后的版本中修复。

请登录后发表评论

    没有回复内容