在设计使用多个锁相环（PLL）的Altera®器件时，Altera是否有任何电路板布局建议？

– 对所有PLL使用单个仿真平面或岛（与数字/ VCCINT平面隔离）。
– 在电路板上的电源入口点附近放置一个铁氧体磁珠和10 uF电容。
– 每个VCC_CKLK-GND_CKLK引脚对使用一组电容（0.1 uF-，0.01 uF-，2.2 uF）。

使用单个PLL时，相应器件系列的PLL应用笔记概述了电路板布局建议。这些应用笔记的未来版本也将包括多个PLL设计的信息。