支持400MHz DDR3硬核存储器控制器的局限性,采用MPFE接口,针对Cyclone V器件-Altera-Intel社区-FPGA CPLD-ChipDebug