为什么Quartus 13.1上的Stratix V Hard IP for PCI Express的时序没有关闭?-Altera-Intel社区-FPGA CPLD-ChipDebug