使用带Cyclone V器件的EPCQ器件进行有源串行配置的保持时间规范是否为0ns?-Altera-Intel社区-FPGA CPLD-ChipDebug