为什么FLEX®10KE和ACEXTM1K器件中PLL的输入时钟频率规格(fclk1,fclk2)在-1和-2速度等级之间存在差异?Altera_wiki6年前发布20 -1速度等级器件采用更快的工艺制造,因此可以在更宽的输入时钟频率规格上得到支持。 FPGAFPGA-CPLDIntel/AlteraSoCs英特尔/阿尔特拉
没有回复内容