当我的设计包含ALTUFM_SPI宏功能时,为什么会出现时钟偏差或设置并保持违规消息?-Altera-Intel社区-FPGA CPLD-ChipDebug