如果Fitter将I / O放在同一位置,Stratix V中的布线可能会因拥塞而失败-Altera-Intel社区-FPGA CPLD-ChipDebug

如果Fitter将I / O放在同一位置,Stratix V中的布线可能会因拥塞而失败

如果使用不同的本地布线信号为在同一位置放置的I / O输入寄存器(通过Fitter或用户位置分配)输出寄存器,则布线可能由于拥塞而失败。

解决/修复方法

促使其中一个失败的信号使用全局或象限时钟网络。

请登录后发表评论

    没有回复内容