在使用基于ALTMEMPHY的控制器实现DDR SDRAM或DDR2 SDRAM接口时,Cyclone IV器件中的器件迁移是否存在问题?-Altera-Intel社区-FPGA CPLD-ChipDebug

在使用基于ALTMEMPHY的控制器实现DDR SDRAM或DDR2 SDRAM接口时,Cyclone IV器件中的器件迁移是否存在问题?

是的,当使用基于ALTMEMPHY的控制器实现DDR SDRAM或DDR2 SDRAM接口时,Cyclone®IV器件中的器件迁移存在问题。

在Cyclone IV器件中不允许在与DQ引脚相同的行或列焊盘组上分配mem_clk [0]引脚。如果您已打开器件迁移,Quartus®II软件仅检查有关主器件的存储器接口mem_clk引脚布局的引脚规则,并且不会检查在软件中选择的移植器件。因此,您可能无法遵守迁移器件的此规则,但Quartus II软件不会报告此情况。

有关此引脚规则的更多信息,请参见外部存储器接口手册第2卷第I部分器件和引脚规划 (PDF)

作为解决方法,单独编译主器件和迁移器件的设计,以检查两个器件的引脚规则检查。

该问题出现在Quartus II软件10.1SP1及更早版本中。该问题将在该软件的未来版本中修复。

请登录后发表评论

    没有回复内容