为什么ALT2GXB_RECONFIG实例中的Busy信号在仿真中卡在一个无关紧要的值?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么ALT2GXB_RECONFIG实例中的Busy信号在仿真中卡在一个无关紧要的值?

如果使用Quartus®II软件创建ALT2GXB_RECONFIG实例并在ModelSim®软件中进行仿真,则会出现此问题,并且在仿真开始时未向ALT2GXB_RECONFIG实例的readwrite_all输入分配高值或低值。如果在仿真中第一个RECONFIG时钟沿时未分配这些信号,则ALT2GXB_RECONFIG实例的busy输出在整个仿真时间内保持在无关(x)值,即使稍后设置了有效值在仿真中。

要避免此问题,请为readwrite_all信号分配默认值,以使它们在仿真中的第一个RECONFIG时钟边沿有效。

请登录后发表评论

    没有回复内容